TY  - JOUR

T1  - Dual gate lateral inversion layer emitter transistor for power and high voltage integrated circuits

JO  - IEE Proceedings: Circuits, Devices and Systems

PY  - 2004/01/01

AU  - Udugampola UNK

AU  - McMahon RA

AU  - Udrea F

AU  - Sheng K

AU  - Amaratunga GAJ

AU  - Narayanan EMS

AU  - Hardikar S

AU  - De Souza MM

ED  - 

DO  - DOI: 10.1049/ip-cds:20040447

VL  - 151

IS  - 3

SP  - 203

EP  - 206

Y2  - 2024/12/20

ER  -